19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-94237

®Int. Cl. ⁵

識別記号

庁内整理番号·

❸公開 平成 4年(1992) 3月26日

H 04 L 12/48

7830-5K H 04 L 11/20

Z

審査請求 未請求 請求項の数 5 (全8頁)

②特 願 平2-209153

②出 願 平2(1990)8月9日

@発 明 者 鴨 井 條 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 益 **72**)発明 渚 早 見 郎 七 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 明 饱発 者 加 蒾 祐 司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 @発 明 者 江 下 敏 夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 の出 顧 富士通株式会社 人. 神奈川県川崎市中原区上小田中1015番地 個代 理 人 弁理士 青 木 朗 外4名

明細書

1. 発明の名称

A T M 交換通話路における優先制御方式 2. 特許請求の範囲

1. 複数の入力ハイウェイ(3)と複数の出力ハイウェイ(4)とを有し、該入力ハイウェイ(3)から入るセルを所要のパスに沿って所望の出力ハイウェイへ出力する ATM交換方式の通話路において、

セルの廃棄特性に応じた優先度(P)を各入力 セルに付加しておくと共に、出力ハイウェイ毎に 入力ハイウェイの数だけ設けられた、セルの衝突 回避を行うバッファメモリ(2-1, ..., 2-m)、

該パッファメモリ内のセル蓄積量を測定するセル蓄積量測定手段(6)、および

セル廃棄手段(8.9. または10) を具備し、 該セル蓄積量が、予め決められたセル蓄積量を 超えると該セル廃棄手段により優先度の低いセル を廃棄するようにしたことを特徴とする優先制御 方式。

2. 該バッファメモリの間を、読み出しの権利

を与えるトークンを巡回させる読み出し多重制御線ので接続し、該トークンの到着間隔が予め決められたトークン到達間隔を越えると、該セル廃棄手段により優先度の低いセルを廃棄する請求項の1に記載の優先制御方式。

- 3. 該バッファメモリに書き込む前の入力ハイウェイ(3)上で、該セル廃棄手段(8)は優先度の低いセルを廃棄する請求項の1または2に記載の優先制御方式。
- 4. 該セル廃棄手段(9)は、該バッファメモリ内に既に蓄積されている優先度の低いセルを廃棄する請求項の1または2に記載の優先制御方式。
- 5. 該セル廃棄手段側は、該バッファメモリから次に読み出されるセルの優先度が低い場合、そのセルを廃棄する請求項の1または2に記載の優先制御方式。

3. 発明の詳細な説明

〔概 要〕

ATM交換通話路における優先制御方式に関し、 パッファメモリの数を削減するとともに、バッ ファからのセルの読み出し制御を単純化すること を目的とし、

〔産業上の利用分野〕

本発明は、ATM (Asynchranous Transfer Mode) 交換通話路における優先制御方式に関する。

ATM交換方式では、呼の受付時に網で使用する予想帯域を申告してもらい、それをもとに通話

部83で判別し、優先度に応じてバッファ制御部84または86の制御により各々のバッファメモリ81または85に蓄積される。バッファメモリからの読み出しは、読み出し順序制御部88の制御の下にバッファ制御部84または86を制御して優先クラスの高いほうから優先的にセレクタ87を介して出力ハイウエイに読み出す。

(発明が解決しようとする課題)

上記従来の方式では、セルの優先クラスの割合が不明であるため、通話路のバッファは優先クラスの数だけ用意しなければならないのでハードウエアが膨大であると共に、その読み出し制御が複雑であるといった問題があった。

本発明の目的は、ATM交換通話路における優 先制御方式において、ハードウエアの削減と読 み出し制御の簡単化を図ることにある。

〔課題を解決するための手段〕

第1図は本発明の原理を示すプロック図である。

路の帯域管理をしルーティング等のトラヒック制御を行っているが、入力されるトラヒックのパースト性の影響や通信異常等により、申告された帯域より大きいトラヒックが入力され、網が過負荷になると、セルの廃棄が生じる。

これを防止するため、予めセルを廃棄特性に応じた優先クラスに分けて転送し、網が過負荷になったときに優先クラスの低いセルを制限することで網の負荷を軽減し優先クラスの高いセルを優先的に通して廃棄特性を満足させる制御が必要である

〔従来の技術〕

第8図は、従来の優先制御装置の構成を示すプロック図である。従来の優先制御方式では、通話路のバッファメモリが、高優先度セル用バッファメモリ81および低優先度セル用バッファメモリ85のように、優先クラス毎に分割されており、有効セル到着検出部82で入力セルを検出し、入力されたセルの優先クラスをプライオリティ検出

同図において、(a)は通話路の構成を示すプロック 図、(b)は通話路の内のバッファ部の構成を示すプ ロック図である。(a)に示すように、本発明による ATM 交換通話路は、複数の入力ハイウェイ3と複 数の出力ハイウェイ4とを有し、入力ハイウェイ 3から入るセルを所要のパスに沿って所望の出力 ハイウェイへ出力する複数の通話プロック1-1 な いし1-n を備え、通話プロックはそれぞれ、対応 する出力ハイウェイ(#1 ないし#n) 4 毎に入力ハ イウェイの数だけ設けられた、セルの衝突回避を 行うバッファ部2-1, ..., 2-m を含んでいる。 (b)に示すように、各セルには、セルの廃棄特性に 応じた優先度Pが付加されている。各バッファ部 は、バッファメモリ5と、バッファメモリ5内の セル蓄積量を測定するセル蓄積量測定手段6と、 セル廃棄手段8、9、または10を具備する。 セ ル蓄積量測定手段6において、セル蓄積量が、予 め決められたセル蓄積量を超えるとセル廃棄手段 8,9,または10により優先度の低いセルを廃

棄するように構成されている。

バッファ部2-1 ~2 -n の間を、読み出しの権利 を与えるトークンを巡回させる読み出し多重制御 線12で接続し、トークンの到着間隔が予め決めら れたトークン到達間隔を越えると、セル廃棄手段 8.9.または10により優先度の低いセルを廃 異するように制御する読出し多重制御手段7を設 けてもよい。

バッファメモリ5に書き込む前の入力ハイウェ イ3上で、セル廃棄手段8が優先度の低いセルを 廃棄するように構成することが好ましい。

セル廃棄手段9は、バッファメモリ5内に既に 蓄積されている優先度の低いセルを廃棄するもの であることが好ましい。

セル廃棄手段10は、バッファメモリ5から次 に読み出されるセルの優先度が低い場合、そのセ ルを廃棄するものであることが好ましい。

(作用)

または10を設けたことにより、各パッファ部に

セル蓄積量測定手段6と、セル廃棄手段8,9,

は通過させないゲートである。

この第1の実施例では、セル蓄積量測定装置6 により測定したバッファメモリ5のセル蓄積量が、 予め決められた蓄積量(しきい値)を超えたこと、 読出し多重制御線12より読出し多重制御部7に 入力される読み出し権利獲得のためのトークンの 到着間隔が予め決められた時間より長いこと、お よびプライオリティ検出部24にて、バッファメ モリの入力側で入力された有効セルのプライオリ ティ(セルの廃棄特性に応じた優先度)が低プラ イオリティであることを条件に、NANDゲート 25からローレベルが出力され、それによりゲー ト26は有効せる到着検出部23の出力の通過を 禁止する。こうして、優先度の低いセルに対して は書き込みカウンタ21へ書き込みパルスを送出 しないことにより、バッファメモリ5にセルを書 かないようしセルを廃棄するように制御する。

第3図は第2図に示したセル蓄積量測定装置6 の構成を示す。第3図において、31はカウンタ の最大値を出力するもの、32はコンパレータ、

おけるバッファメモリの数は1個ですむ。また、 バッファメモリの数は1個なので、従来のように 読み出し順序を制御する必要はなく、制御が簡単 化される。

〔実施例〕

全図を通じて、同一物には同一の参照番号を付 してある。

第2図は本発明の第1の実施例の構成を示すプ ロック図であり、第1図(a) に示した通話路内の バッファ部の1つの具体例を示したものである。 第2図において、21は書き込みカウンタ、22 は読出しカウンタ、23は有効セル到谐検出部、 24は入力セルに含まれている優先度が低プライ オリティのときにハイレベルを出力するプライオ リティー検出部、25はプライオリティ検出部2 4、セル蓄積量測定装置6、および読出し多重制 御部7の出力を受けるNANDゲート、26は有 効セル到着検出部23から出力される有効セルを NANDゲート25の出力に応じて通過させまた

33はカウンタ最大値から読出しカウンタ22の 値を差し引く減算器、34は減算器33の出力と 書き込みカウンタ21の出力を加算する加算器、 35は書き込みカウンタ21の値Aから読出しカ ウンタ22の値Bを差し引く波算器、36はコン パレータ32の出力に応じて減算器35の出力と 加算器34の出力のいずれかを出力するセレクタ、 37はセレクタ36の出力と所定のしきい値を比 較するコンパレータである。

通常、バッファメモリ5をF1F0動作させると、 書き込みカウンタ21の値Aと読出しカウンタ2 2の値Bに大小関係があるため、各々に対してセ ル蓄積量を測定する必要がある。本構成ではA> Bの場合は波算器 3 5 により A と B の補数を加算 し、またA<Bの場合は先ず減算器33によりカ ウンタの最大値とBの補数を加算し、加算器3 4 によりその結果とAを加算する。この2つの演算 結果をコンパレータ36にて、コンパレータ32 から出力されるAとBの大小関係に応じて選択し たのがセル蓄積量になり、それをコンパレータ

37にて予め決められたセル量 (しきい値) と比較しそれより多かった場合にセル廃棄手段へ信号を送出する。

第4図は第2図に示した統立の 構成を示すでである。第4図は第10の ののである。第4図に示すでである。第4図に示すででである。第4図にないののである。ののではないのででではないののでは、からのでは、からのでは、からのでは、からのでは、からのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのである。

第5図は第4図に示した読出し多重部の動作を 説明するタイムチャートである。第4図および第 5図を参照して読出し多重部の動作を説明する。

化できると共に、出力ハイウェイが使用できるにも係わらず誤ってセルを廃棄することが無くなる。この使用率の検出は入力されたトークンをカウンタ42のロードへ入れ、コンパレータ43で次のトークンまでのカウンタ値を予め決められたしきい値と比較し、カウンタ値がしきい値以上ならNANDゲート25にハイレベル信号を送出することで実現している。

第6図は本発明の第2の実施例の構成を示すプロック図である。同図において、61はプライオリティ検出部、62は有効セル到着検出部、63はセレクタ、64は空きアドレス格納メモリ64、65は高優先度セルアドレス格納メモリ、66は低優先度セルアドレス格納メモリ、67はセレクタである。

この第2の実施例では、バッファメモリ5のセル蓄積量を測定し予め決められた蓄積量(しきい値)を超えると共に、読み出し多重制御線より入力される読みたし権利獲得のためのトークンの到着間隔が予め決められた時間より長い場合、バッ

読み出し多重制御線12から読み出し権利を獲得するためのトークンが入力されると、セル蓄積量測定装置6(第2図)から入力されるバッファメモリ5内のセルの有無情報をレジスタ41にラッチする。

バッファメモリ 5 内にセルが有れば読出しカウンタ 2 2 にその信号を送出してカウンタ 2 2 をインクリメントすることによりバッファメモリからセルをハイウエイに読み出す。この読み出しと同時に、トークンは読出し多重制御線 1 2 を介して次段のバッファ部に送出される。

又、バッファメモリ5内にセルが無い場合は、 入力されたトークンがすぐに読出し多重制御線1 2を介して次段のバッファメモリに送出される。

つまり、出力ハイウェイ毎に入力ハイウェイの 数だけ設けられた衝突回避を行うバッファメモリ に均等にセルが蓄積されていればトークンの間隔 は長く、偏って蓄積されていれば逆にトークンの 間隔は短くなる。これにより、出力ハイウェイの 使用率が各々のバッファ部で判断でき制御が分散

ファメモリに既に書き込まれたセルのうち、優先 度の低いセルのみパッファメモリから廃棄するよ う制御する。

すなわち、予めパッファメモリ5の空きアタレ スを空きアドレス格納メモリ64に書き込んでお き、有効セルの到着を有効セル到着検出部62で 検出すると、空きアドレス格納メモリ 6 4 から空 きアドレスを読み出しそのアドレスにセルを鸖き 込むと共に、セルの優先度に従って書き込まれた アドレスを各々のアドレス格納メモリ(F1F0)65 または66に書き込む。 パッファメモリ 5 からは トークンが入力される度に各優先度セルに対して 用意されたアドレス格納メモリ65または66に 蓄積されたアドレスを順次読み出すことでセルを 出力する。また、読み出されたアドレスは再び空 きアドレス格納メモリ64へ書き込まれる。 ここ で、セル蓄積量測定装置6においてセル蓄積量が しきい値を超え、且つ、読出し多重制御装置7に おいてトークンの間隔がしきい値より長い場合、 低優先度セル用アドレス格納メモリ66をリセッ

トし、格納されていたアドレスを空きアドレス格納メモリ64に書き込むことで、バッファメモリ 5内の低優先度セルのみ廃棄する。

第7図は本発明の第3の実施例の構成を示すプロック図である。

この第3の実施例はバッファメモリ5のセル面積量を測定し予め決められた蓄積量(しきい値)を超えると共に、読出し多重制御線より入力される読みだし権利獲得のためのトークンの到着間隔が予め決められた時間より長い場合、バッファメモリから次に読み出されるセルのうち、優先度の低いセルのみ廃棄するよう制御する。

第3の実施例の構成は第2の実施例のそれとほぼ同じで、異なるのはセル蓄積量がしきい値を超え、且つ、トークンの間隔がしきい値より長い場合、低優先度セル用アドレス格納メモリ66をサセットする代わりにORゲート71を介して読出し信号を与え、低優先度セル用アドレス格納スを り66の次に読みだされるべきセルのアドレス格納

積量を測定し、読み出し多重制御のトークン間隔により廃棄制御を行っているため、臨時的なバーストトラックの変動に対応できると共に、出力ハイウェイの使用率が各々のバッファで判断できることで制御の分散化や、出力ハイウェイが使用できるにも係わらず誤ってセルを廃棄することが無くなる。

4. 図面の簡単な説明

第1図は本発明の原理プロック図、

第2図は本発明の第1の実施例を示すプロック図、

第3図は第2図に示したセル蓄積量測定装置の 構成を示すプロック図、

第4図は第2図に示した読出し多重制御部の構成を示すプロック図、

第5図は第4図の読出し多重制御部の動作を説明するタイムチャート、

第6図は本発明の第2の実施例を示すプロック 図、

第7図は本発明の第3の実施例を示すブロック

されていたアドレスを空きアドレス格納メモリ 6 4 に書き込むことで、高優先度セルを出力ハイウェイへ優先的に送出する点である。

(発明の効果)

以上の説明から明らかなように、本発明により、 セル蓄積量測定手段とトークン間隔を測定する読 出し多重制御手段とを設けたことにより、優先度 にかわらず各パッファ部には単一のパッファメモ リを設ければよく、優先度に応じてパッファメモ リを複数設ける必要がなくなるのでパードウェア の大幅な削減が可能である。

また、パッファメモリの数は1個なので、従来 のように読み出し順序を制御する必要はなく、制 御が簡単化される。


さらに、廃棄率に関して低優先度のセルを廃棄 することにより網の過負荷を抑制し、それにより 廃棄に関して高優先度のセルの廃棄率特性を満足 させることができる。


さらにまた、通話路のバッファメモリのセル蓄

図、


第8図は従来の構成例を示すプロック図である。 図において、


- 1-1 ないし1-n は通話プロック、
- 2-1 ないし2-m はパッファ部、
- 3は入力ハイウエイ、
- 4は出力ハイウエイ、
- 5 はパッファメモリ、
- 6 はセル蓄積量測定手段、
- 7 は読出し多重制御手段、
- 8、9、および10はセル廃棄手段、
- 11はバッファ制御部、
- 12は読出し多重制御線である。







セル蓄積量測定装置の構成 第 3 図









従来の構成例 第8図